CMOSロジックレベルの謎を解明：VIL, VIH, VOL, VOHを徹底理解

CMOS（相補型金属酸化膜半導体）ロジック回路を扱う上で、VIL、VIH、VOL、VOHという4つの電圧パラメータは、回路の信頼性と正しい動作を保証するために極めて重要です。これらのパラメータは、デジタル信号が「High」または「Low」としてどのように認識され、出力されるかの基準を定めます。本稿では、これらのパラメータの定義、求め方、そして設計における考慮事項を包括的に解説します。

重要なポイント：CMOS電圧レベルの核心

VIL (入力Low電圧) & VIH (入力High電圧): これらは入力信号を論理レベルとして認識するための閾値です。入力電圧がVIL以下であれば「Low」、VIH以上であれば「High」と判断されます。
VOL (出力Low電圧) & VOH (出力High電圧): これらはCMOSデバイスが論理レベルを出力する際の電圧範囲を示します。VOLは「Low」出力時の最大電圧、VOHは「High」出力時の最小電圧です。
データシートが基本: 最も正確なVIL, VIH, VOL, VOHの値は、使用するCMOS ICのデータシートに記載されています。これらの値は電源電圧(VDD)や負荷条件、温度によって変動します。

各電圧パラメータの詳細解説

CMOS回路の安定した動作を理解するためには、まずこれらの基本的な電圧パラメータの定義を把握することが不可欠です。

入力電圧レベル：VIL と VIH

VIL (Input Low Voltage – 入力Low電圧)

VILは、ロジックゲートが入力信号を確実に「Low」と認識する最大の入力電圧です。入力電圧がVIL以下であれば、その信号は論理的にLowとして扱われます。この値を超えると、Lowとして正しく認識されない可能性があります。

VIH (Input High Voltage – 入力High電圧)

VIHは、ロジックゲートが入力信号を確実に「High」と認識する最小の入力電圧です。入力電圧がVIH以上であれば、その信号は論理的にHighとして扱われます。この値未満では、Highとして正しく認識されない可能性があります。VILとVIHの間の電圧領域は「不定領域」または「禁止領域」と呼ばれ、入力信号がこの範囲にあると、ゲートの動作が不安定になることがあります。

ロジックレベルの電圧範囲を示す図。VOH, VOL, VIH, VILの関係性が視覚的に理解できます。

出力電圧レベル：VOL と VOH

VOL (Output Low Voltage – 出力Low電圧)

VOLは、ロジックゲートが論理的に「Low」を出力する際の最大の出力電圧です。理想的なCMOS回路ではGND (0V) に近い値を取りますが、実際にはNMOSトランジスタのオン抵抗や流れるシンク電流 (IOL) の影響で、わずかにGNDより高い電圧になります。データシートでは、特定のIOL条件下でのVOLの最大値が保証されています。

VOH (Output High Voltage – 出力High電圧)

VOHは、ロジックゲートが論理的に「High」を出力する際の最小の出力電圧です。理想的なCMOS回路では電源電圧 (VDD) に近い値を取りますが、実際にはPMOSトランジスタのオン抵抗や供給するソース電流 (IOH) の影響で、VDDよりわずかに低い電圧になります。データシートでは、特定のIOH条件下でのVOHの最小値が保証されています。

CMOS電圧パラメータの求め方

これらの電圧パラメータを決定する主な方法は、デバイスのデータシートを参照することですが、一般的な目安や影響要因も理解しておくことが重要です。

1. データシートの確認

最も信頼性が高く正確な方法は、使用するCMOSデバイスのデータシートを確認することです。データシートには「DC Characteristics」や「Electrical Characteristics」といったセクションに、特定の電源電圧、温度範囲、および負荷電流条件下でのVIL(max)、VIH(min)、VOL(max)、VOH(min)の値が明記されています。

基本的なCMOSインバータの回路図。PMOSとNMOSで構成されます。

2. 電源電圧 (VDD) に基づく一般的な推定

多くのCMOSデバイスでは、入力スレッショルド電圧は電源電圧VDDの割合で定義される傾向があります。これはあくまで目安であり、正確な値はデータシートで確認する必要があります。

VIL(max): 一般的に VDD の約 30% (例: VDD × 0.3)
VIH(min): 一般的に VDD の約 70% (例: VDD × 0.7)

例えば、VDDが3.3Vの場合：

VIL(max) ≈ 0.3 × 3.3V = 0.99V (データシートでは約1Vなどと記載されることが多い)
VIH(min) ≈ 0.7 × 3.3V = 2.31V (データシートでは約2V～2.3Vなどと記載されることが多い)

VOLとVOHについては、CMOSの特性上、以下のようになります：

VOL(max): 理想的には0Vに近い値。実際には負荷電流(IOL)に応じて数百mV程度になることがあります。
VOH(min): 理想的にはVDDに近い値。実際には負荷電流(IOH)に応じてVDDより数百mV程度低くなることがあります。

3. 影響を与える要因

VIL, VIH, VOL, VOHの値は、以下の要因によって影響を受けます。

電源電圧 (VDD): 上述の通り、特にVILとVIHはVDDに大きく依存します。
温度: デバイスの動作温度は、トランジスタの特性に影響を与え、これらの電圧レベルを変動させる可能性があります。一般に、高温になるとVOHが低下する傾向があります。
負荷電流 (IOL, IOH): VOLはシンク電流IOLが大きいほど上昇し、VOHはソース電流IOHが大きいほど低下します。これは出力段トランジスタのオン抵抗による電圧降下が原因です。
プロセス変動: 半導体の製造プロセスにおけるわずかな差異も、これらのパラメータに影響を与えることがあります。

電圧パラメータの関係性を示すマインドマップ

以下のマインドマップは、CMOSの主要な電圧パラメータと、それらに関連する概念や影響要因を視覚的に整理したものです。中心にCMOSロジックレベルを置き、そこからVIL, VIH, VOL, VOH、さらには電源電圧(VDD)、ノイズマージン、データシートの重要性、影響要因（温度、負荷）へと展開しています。

mindmap root["CMOSロジック電圧レベル"] id1["入力レベル"] id1_1["VIL (最大入力Low電圧)"] id1_1_1["約 0.3 × VDD"] id1_2["VIH (最小入力High電圧)"] id1_2_1["約 0.7 × VDD"] id1_3["不定領域 (VIL < Vin < VIH)"] id2["出力レベル"] id2_1["VOL (最大出力Low電圧)"] id2_1_1["GNDに近い値"] id2_1_2["IOL (シンク電流) に依存"] id2_2["VOH (最小出力High電圧)"] id2_2_1["VDDに近い値"] id2_2_2["IOH (ソース電流) に依存"] id3["決定要因と参照"] id3_1["データシート (最重要)"] id3_2["電源電圧 (VDD)"] id3_3["温度"] id3_4["負荷条件"] id3_5["プロセス変動"] id4["重要性"] id4_1["ノイズマージン確保"] id4_2["信頼性の高い信号伝達"] id4_3["回路の互換性"]

ノイズマージン：安定動作の鍵

VIL, VIH, VOL, VOHの値は、システムのノイズマージンを決定する上で非常に重要です。ノイズマージンは、デジタル信号にノイズが重畳されても、受信側で誤ったロジックレベルとして解釈されることを防ぐための許容範囲を示します。

ノイズマージンには、HighレベルとLowレベルの2種類があります。

Highレベルノイズマージン (NMH): \( \text{NMH} = \text{VOH(min)} - \text{VIH(min)} \)
Lowレベルノイズマージン (NML): \( \text{NML} = \text{VIL(max)} - \text{VOL(max)} \)

出力側のVOHは入力側のVIHよりも十分に高く、出力側のVOLは入力側のVILよりも十分に低い必要があります（つまり、NMH > 0 かつ NML > 0）。これにより、信号伝送路で発生するノイズに対してシステムが耐性を持つことができます。CMOS回路は一般的にTTL回路と比較して大きなノイズマージンを持つ特徴があります。

CMOSパラメータ特性比較レーダーチャート

以下のレーダーチャートは、理想的なCMOSデバイスと現実のCMOSデバイスにおける主要な特性を比較したものです。「理想値近接度」は、VOLがGNDに、VOHがVDDにどれだけ近いかを示します。「ノイズ耐性」はノイズマージンの大きさを、「負荷駆動能力」は大きな負荷電流を扱える能力を、「温度安定性」は温度変化に対するパラメータの安定度を、「VDD追従性」はVIL/VIHがVDDに比例する度合いを概念的に示しています。値が大きいほど良好な特性を表します（スケールは1から5）。

実践的な情報：電圧レベルのまとめと動画解説

CMOSデバイスの電圧レベルを理解し、正しく適用することは、デジタル回路設計の基本です。以下の表は、各パラメータの概要をまとめたものです。

パラメータ	定義	一般的な目安 (VDD比)	主な決定要因	データシート記載
VIL (入力Low電圧)	入力を「Low」と認識する最大電圧	~ 0.3 × VDD	VDD, NMOS特性	VIL (max)
VIH (入力High電圧)	入力を「High」と認識する最小電圧	~ 0.7 × VDD	VDD, PMOS特性	VIH (min)
VOL (出力Low電圧)	「Low」出力時の最大電圧	GNDに近い (例: 0.1V ~ 0.4V)	IOL, NMOSオン抵抗, 温度	VOL (max) @ IOL
VOH (出力High電圧)	「High」出力時の最小電圧	VDDに近い (例: VDD - 0.1V ~ VDD - 0.4V)	IOH, PMOSオン抵抗, 温度	VOH (min) @ IOH